脚本宝典收集整理的这篇文章主要介绍了fpga vhdl 基础知识 根据2-8原则，你只需要熟悉掌握2成基本操作就可以熟练地实现大部分基本功能，脚本宝典觉得挺不错的，现在分享给大家，也给大家做个参考。

vhdl 稍微老久一些，用起来还可以，受c语言影响大，要加入头文件，声明函数 但又不太像c，不仅仅是并行不并行。存在周期比较长，像c一样 维护了很多的库文件。veriLOG 做的有点现代化语言便捷了一些，像python java， 用起来更像c语言。@H_406_1@

vhdl常用知识

1.function  和 PRocedure 过程区别，function 不消耗时间不能使用任何等待语句，procedure 可以使用等待所以称为过程语句

2. ：= 立即赋值语句  变量只能用这个。 => 指示链接指示不指示方向

3.vhdl长使用 a(0) &a(1) = a(1)&a(2)  来实现移位操作，‘&’操作并不是指c语言的按位与，而是合并组装的意思，bIT(0)&bit(1)   ，"0"&a  指的是在a高位添加一位，假如a原来是8bits后变为9bits,同时该功能常被用于延迟信号 a(55 downto 0) 假如我每次只用a（0），我通过移位可以实现最大56个时钟延迟

脚本宝典总结

以上是脚本宝典为你收集整理的fpga vhdl 基础知识 根据2-8原则，你只需要熟悉掌握2成基本操作就可以熟练地实现大部分基本功能全部内容，希望文章能够帮你解决fpga vhdl 基础知识 根据2-8原则，你只需要熟悉掌握2成基本操作就可以熟练地实现大部分基本功能所遇到的问题。

如果觉得脚本宝典网站内容还不错，欢迎将脚本宝典推荐好友。

本图文内容来源于网友网络收集整理提供，作为学习参考使用，版权属于原作者。
如您有任何意见或建议可联系处理。小编QQ：384754419，请注明来意。